问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(3.135.184.124)
- 热门题目: 1.德纳第夫妇的这种形象是当时法 2.百度广告业务的盈利模式是？ 3.原则上失血量超过血容量的多少