问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.49)
- 热门题目: 1.以下关于利率互换的说法错误的 2.对于一稳定系统而言，其极点距 3.对于液体和气体燃料中，可燃硫