问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(3.145.196.150)
- 热门题目: 1.Verilog语法中通过拼接 2.甲公司已进入稳定增长状态，固 3.生成器解决了使用列表存储数据