问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(3.147.67.25)
- 热门题目: 1.某些公司将主产品的价格定低， 2.心音分裂在心尖部听诊对清晰（ 3.心前区隆起，最可能见于：