问题描述：
[单选]
不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(18.117.153.108)
- 热门题目: 1.属于集团内部交易的是（） 2.棉纤维的成熟系数大小仅与次生 3.办理涉税信息补充采集的时间是