问题描述：
[问答]
时钟周期为T，触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max，最小为T2min。问，触发器D2的建立时间T3和保持时间T4应满足什么条件？
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.48)
- 热门题目: 1.请列举三种典型的ESD模型。 2.CMOS密码丢失以后可以通过 3.ATX电源与AT电源的最大不