问题描述：
[单选]
在VHDL中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享，可以把他们汇集在（）中。
A．设计实体
B．子程序
C．结构体
D．程序库
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(18.117.72.24)
- 热门题目: 1.Verilog HDL支持循 2.ASIC是专用集成电路的缩写 3.Verilog HDL中整数