当前位置:百科知识 > 中国大学慕课C

问题描述:

[单选] module SHFT1(CLK,LOAD,DIN,QB); output QB; input CLK,LOAD; input[7:0] DIN; reg[7:0] REG8; always @(posedge CLK)if(LOAD)REG8=DIN ;()else()=REG8[7:1]; assign QB = REG8[0] ; endmodule空格处应该填入:
A.LOAD B.DIN C.QB D.REG8[6:0]
参考答案:查看
答案解析:
☆收藏

随机题目