Verilog HDL中assign为持续赋值语句。（）-电子信息工程-简明问答题库

当前位置：百科知识 > 电子信息工程

问题描述：

[单选] Verilog HDL中assign为持续赋值语句。（）

A．正确 B．错误

参考答案：查看无
答案解析：无
☆收藏

上一篇：Verilog HDL支持条件运算符。（）下一篇：Synplify是一种FPGA/CPLD的逻辑综合工具。（）

我要回答: 网友(216.73.216.223)
热门题目: 1.状态机设计主要包含三个对象： 2.时序仿真也叫后仿真。（） 3.Verilog HDL不支持

随机题目

Verilog HDL不支持条件语句。（）

混合仿真器就是能同时支持Verilog和VHDL的仿真器。（）

在IC设计领域中，IP核一般完成某种功能的设计模块。（）

Verilog HDL中的常量主要有：整数，实数和字符串。（）

IP核中的软核与生产工艺无关，不涉及物理实现，为后续设计留有很大空间。（）

随机题库