问题描述：
[单选]
Verilog语言引用的子模块可以是一个设计好的Verilog模块，也可以是别的HDL语言如VHDL语言设计的元件，还可以是IP核模块。
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
上一篇：在使用verilog描述一个二选一的数据选择器时，使用一条语句来进行描述assignout1=（selb）|（~sela），这条语句对应的是课程讲解中的？
下一篇：计数器是数字电路中的基本逻辑部件，其功能是记录脉冲的个数。
- 我要回答: 网友(216.73.216.136)
- 热门题目: 1.挤密砂桩是指在地基中沉入桩管 2.个案研判会议需要讨论出学生的 3.并发API位于java.ut