问题描述：
[单选]
Verilog程序的基本设计单元是“模块”（module）。（）
A．正确
B．错误
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(3.142.198.108)
- 热门题目: 1.在IC设计领域中，IP核一般 2.Verilog HDL中的常 3.IP核中的软核与生产工艺无关