问题描述：
[单选]
verilogHDL中对于变量的定义一般有wire和reg两种，若a为wire型，b为reg型，其余信号不确定，所有信号位宽都是一位的，下面的描述错误的是？
A．ssigna=b
B．assignb=a
C．assigna=b&c
D．assigna=b^c^d
E．b<=a
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
上一篇：下面对于好氧呼吸的描述（）是正确的
下一篇：对于通过verilogHDL描述电路时有时会使用到case语句，对于case语句，如果在其中一个分支下面需要描述的语句多于一条，正确的处理方式是？ A.使用小括号（）进行区域限定操作 B.使用中括号[]进行区域限定操作 C.可以不用理会，正常的描述 D.使用begin．．．end方式进行区域限定操作 E.使用大括号{}进行区域限定操作 F.使用符号对/**/进行区域限定操作
- 我要回答: 网友(3.15.211.41)
- 热门题目: 1.关系模式STJ（S；，T，J 2.如果双方理性并遵守法律，私人 3.总线控制的雨刮电机共外接几根