问题描述：
[单选]
VHDL语言中变量定义的位置是（）。
A．实体中任何位置
B．实体中特定位置
C．结构体中任何位置
D．结构体中特定位置
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.57)
- 热门题目: 1.SOC是指把一个完整的系统集 2.Verilog HDL支持赋 3.目前常用的硬件描述语言为：V