问题描述：
[单选]
在Verilog语言中对Always语句描述错误的是？
A．reg类型变量可以在这个语句中被赋值
B．总是循环重复执行
C．@后敏感信号或表达式发生变化，语句就顺序执行一次
D．wire类型变量可以在这个语句中被赋值
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.136)
- 热门题目: 1.女性，18岁，颈粗3月，无不 2.左锁骨上窝触及一淋巴结，质坚 3.花材折曲法是指有些木本枝条如