当前位置:百科知识 > 中国大学慕课C

问题描述:

[单选] 在Verilog语言中对Always语句描述错误的是?
A.reg类型变量可以在这个语句中被赋值 B.总是循环重复执行 C.@后敏感信号或表达式发生变化,语句就顺序执行一次 D.wire类型变量可以在这个语句中被赋值
参考答案:查看
答案解析:
☆收藏

随机题目