问题描述：
[单选]
是否理解 uvm的Factory机制
A．A Yes
B．B No
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
上一篇：是否理解 uvm reference model 和 monitor 和scoreboard 之間的TLM通信机制
下一篇：是否熟悉system Verilog constraint random test 的理念以及随机化方式
- 我要回答: 网友(216.73.216.187)
- 热门题目: 1.公牛自研自制Z系列智能门锁电 2.公牛自研自制Q系列智能门锁电 3.公牛自研自制智能门锁试错后锁