问题描述:
[单选]
在VHDL语言中,下列对时钟边沿检测描述中,错误的是()。
A.if clk’event and clk=‘1’ then
B.if falling_edge(clk) then
C.if clk’event and clk=‘0’ then
D.if clk’stable and not clk=‘1’ then
参考答案:查看无
答案解析:无
☆收藏
答案解析:无
☆收藏
- 我要回答: 网友(3.138.119.127)
- 热门题目: 1.单工通信,是指消息只能单方向 2.信源编码目的就是提高信息传输 3.信息传输率,简称传信率,又称