Synplify是一种FPGA/CPLD的逻辑综合工具。（）-电子信息工程-简明问答题库

当前位置：百科知识 > 电子信息工程

问题描述：

[单选] Synplify是一种FPGA/CPLD的逻辑综合工具。（）

A．正确 B．错误

参考答案：查看无
答案解析：无
☆收藏

上一篇：Verilog HDL中assign为持续赋值语句。（）下一篇：Verilog HDL支持循环语句。（）

我要回答: 网友(10.2.144.134)
热门题目: 1.ISP和专用的编程器是FPG 2.Verilog HDL支持条 3.Verilog HDL中as

随机题目

Synplify是一种FPGA/CPLD的逻辑综合工具。（）

Verilog HDL支持循环语句。（）

ASIC是专用集成电路的缩写。（）

Verilog HDL中整数型常量是不可以综合的。（）

仿真分为功能仿真和时序仿真。（）

随机题库