问题描述：
[单选]
在VHDL中，用语句（）表示检测clock的下降沿。
A．clock’EVENT
B．clock’EVENT AND clock=‘2’
C．clok=‘1’
D．clock’EVENT AND clock=‘1’
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.96)
- 热门题目: 1.信道容量是指信道中信息无差错 2.对于二进制数字信号：M=2， 3.信号：消息的载体。（）