问题描述：
[单选]
在VHDL语言中，下列对时钟边沿检测描述中，错误的是（）。
A．if clk’event and clk=‘1’ then
B．if falling_edge（clk） then
C．if clk’event and clk=‘0’ then
D．if clk’stable and not clk=‘1’ then
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
- 我要回答: 网友(216.73.216.187)
- 热门题目: 1.构造CLOS网络的目的是寻求 2.ATM技术是实现B-ISDN 3.通信：就是把信源处的消息通过