在组合逻辑电路的设计中，下面哪些verilogHDL语句形式是可行的？ A.条件语句：if…；else…； B.条件语句：if…；elseif…；elseif…；else…； C.多路分支语句：case（…）…；…；…；default：…;endcase D.循环语句结构：for（…;…;…）statement; E.条件语句：if…；-中国大学慕课A-简明问答题库

问题描述：

[问答] 在组合逻辑电路的设计中，下面哪些verilogHDL语句形式是可行的？ A.条件语句：if…；else…； B.条件语句：if…；elseif…；elseif…；else…； C.多路分支语句：case（…）…；…；…；default：…;endcase D.循环语句结构：for（…;…;…）statement; E.条件语句：if…；

参考答案：查看无
答案解析：无
☆收藏

上一篇：下面哪种说法是正确的（）A．组合逻辑电路的输出只取决于当前时刻的输入下一篇：在美化嗓音的训练中，面对镜头勿摇动身体、驼背、眼神游离、眨眼、翻眼。

我要回答: 网友(216.73.216.190)
热门题目: 1.组合逻辑电路任意时刻的稳定输 2.混合式通信结合了显示通信和隐 3.晚唐诗人李商隐和杜牧合称“小

当前位置：百科知识 > 中国大学慕课A

随机题目