问题描述：
[填空]
下面哪种说法是正确的（）A．组合逻辑电路的输出只取决于当前时刻的输入
参考答案：查看无
答案解析：无
☆收藏
答案解析：无
☆收藏
上一篇：Verilog语法中通过拼接运算符{}来将两个小位宽的数据组合成大位宽的数据。
下一篇：在组合逻辑电路的设计中，下面哪些verilogHDL语句形式是可行的？ A.条件语句( )if…；else…； B.条件语句( )if…；elseif…；elseif…；else…； C.多路分支语句( )case（…）…；…；…；default( )…;endcase D.循环语句结构( )for（…;…;…）statement; E.条件语句( )if…；
- 我要回答: 网友(216.73.216.49)
- 热门题目: 1.意象联想性训练是客观感受、主 2.关于点的投影，下面描述正确的 3.如果使用的是本地的光盘文件作